Pengenalan kepada spesifikasi PCIe 5.0

• Pengenalan kepada spesifikasi PCIe 5.0

Spesifikasi PCIe 4.0 telah siap pada tahun 2017, tetapi ia tidak disokong oleh platform pengguna sehingga siri 7nm Rydragon 3000 AMD, dan sebelum ini hanya produk seperti superkomputer, storan berkelajuan tinggi kelas perusahaan dan peranti rangkaian yang menggunakan teknologi PCIe 4.0. Walaupun teknologi PCIe 4.0 belum lagi digunakan secara besar-besaran, organisasi PCI-SIG telah lama membangunkan PCIe 5.0 yang lebih pantas, kadar isyarat telah meningkat dua kali ganda daripada 16GT/s semasa kepada 32GT/s, lebar jalur boleh mencapai 128GB/s, dan spesifikasi versi 0.9/1.0 telah siap. Versi v0.7 teks standard PCIe 6.0 telah dihantar kepada ahli, dan pembangunan standard sedang berjalan lancar. Kadar pin PCIe 6.0 telah ditingkatkan kepada 64 GT/s, iaitu 8 kali ganda daripada PCIe 3.0, dan lebar jalur dalam saluran x16 boleh menjadi lebih besar daripada 256GB/s. Dalam erti kata lain, kelajuan semasa PCIe 3.0 x8 hanya memerlukan satu saluran PCIe 6.0 untuk dicapai. Bagi v0.7, PCIe 6.0 telah mencapai kebanyakan ciri yang diumumkan pada asalnya, tetapi penggunaan kuasa masih dipertingkatkan lagi.d, dan piawaian tersebut baru sahaja memperkenalkan gear konfigurasi kuasa L0p. Sudah tentu, selepas pengumuman pada tahun 2021, PCIe 6.0 boleh tersedia secara komersial pada tahun 2023 atau paling awal pada tahun 2024. Contohnya, PCIe 5.0 telah diluluskan pada tahun 2019, dan baru sekarang terdapat kes aplikasi.

Berbanding dengan spesifikasi standard sebelumnya, spesifikasi PCIe 4.0 datang agak lewat. Spesifikasi PCIe 3.0 diperkenalkan pada tahun 2010, 7 tahun selepas pengenalan PCIe 4.0, jadi jangka hayat spesifikasi PCIe 4.0 mungkin pendek. Khususnya, sesetengah vendor telah mula mereka bentuk peranti lapisan fizikal PCIe 5.0 PHY.

Organisasi PCI-SIG menjangkakan kedua-dua piawaian ini akan wujud bersama untuk beberapa ketika, dan PCIe 5.0 digunakan terutamanya untuk peranti berprestasi tinggi dengan keperluan daya pemprosesan yang lebih tinggi, seperti GPU untuk AI, peranti rangkaian dan sebagainya, yang bermaksud PCIe 5.0 lebih cenderung muncul dalam persekitaran pusat data, rangkaian dan HPC. Peranti dengan keperluan lebar jalur yang lebih rendah, seperti desktop, boleh menggunakan PCIe 4.0.

Bagi PCIe 5.0, kadar isyarat telah ditingkatkan daripada 16GT/s PCIe 4.0 kepada 32GT/s, masih menggunakan pengekodan 128/130, dan lebar jalur x16 telah ditingkatkan daripada 64GB/s kepada 128GB/s.

Selain menggandakan lebar jalur, PCIe 5.0 membawa perubahan lain, mengubah reka bentuk elektrik untuk meningkatkan integriti isyarat, keserasian ke belakang dengan PCIe dan banyak lagi. Di samping itu, PCIe 5.0 telah direka bentuk dengan piawaian baharu yang mengurangkan kependaman dan pelemahan isyarat dalam jarak jauh.

Organisasi PCI-SIG menjangkakan untuk menyiapkan versi 1.0 spesifikasi pada Suku Pertama tahun ini, tetapi mereka boleh membangunkan piawaian, tetapi mereka tidak dapat mengawal bila peranti terminal diperkenalkan ke pasaran, dan dijangka peranti PCIe 5.0 pertama akan dilancarkan tahun ini, dan lebih banyak produk akan muncul pada tahun 2020. Walau bagaimanapun, keperluan untuk kelajuan yang lebih tinggi mendorong badan piawaian untuk menentukan generasi PCI Express yang seterusnya. Matlamat PCIe 5.0 adalah untuk meningkatkan kelajuan piawaian dalam masa yang sesingkat mungkin. Oleh itu, PCIe 5.0 direka bentuk untuk hanya meningkatkan kelajuan kepada piawaian PCIe 4.0 tanpa sebarang ciri baharu penting yang lain.

Contohnya, PCIe 5.0 tidak menyokong isyarat PAM 4 dan hanya merangkumi ciri baharu yang diperlukan untuk membolehkan standard PCIe menyokong 32 GT/s dalam masa yang sesingkat mungkin.

Cabaran perkakasan

Cabaran utama dalam menyediakan produk untuk menyokong PCI Express 5.0 adalah berkaitan dengan panjang saluran. Semakin pantas kadar isyarat, semakin tinggi frekuensi pembawa isyarat yang dihantar melalui papan PC. Dua jenis kerosakan fizikal mengehadkan sejauh mana jurutera boleh menyebarkan isyarat PCIe:

· 1. Pelemahan saluran

· 2. Pantulan yang berlaku dalam saluran disebabkan oleh ketakselanjaran impedans dalam pin, penyambung, lubang tembus dan struktur lain.

Spesifikasi PCIe 5.0 menggunakan saluran dengan pelemahan -36dB pada 16 GHz. Frekuensi 16 GHz mewakili frekuensi Nyquist untuk isyarat digital 32 GT/s. Contohnya, apabila isyarat PCIe5.0 bermula, ia mungkin mempunyai voltan puncak-ke-puncak biasa sebanyak 800 mV. Walau bagaimanapun, selepas melalui saluran -36dB yang disyorkan, sebarang persamaan dengan mata terbuka akan hilang. Hanya dengan menggunakan penyamaan berasaskan pemancar (nyah-penekanan) dan penyamaan penerima (gabungan CTLE dan DFE) isyarat PCIe5.0 boleh melalui saluran sistem dan ditafsirkan dengan tepat oleh penerima. Ketinggian mata minimum yang dijangkakan bagi isyarat PCIe 5.0 ialah 10mV (pasca-penyamaan). Walaupun dengan pemancar jitter rendah yang hampir sempurna, pelemahan saluran yang ketara mengurangkan amplitud isyarat sehingga ke tahap di mana sebarang jenis kerosakan isyarat lain yang disebabkan oleh pantulan dan crosstalk boleh ditutup untuk memulihkan mata.