Pengenalan kepada spesifikasi PCIe 5.0

• Pengenalan kepada spesifikasi PCIe 5.0

Spesifikasi PCIe 4.0 telah disiapkan pada 2017, tetapi ia tidak disokong oleh platform pengguna sehingga siri 7nm Rydragon 3000 AMD, dan sebelum ini hanya produk seperti superkomputer, storan berkelajuan tinggi kelas perusahaan dan peranti rangkaian menggunakan teknologi PCIe 4.0.Walaupun teknologi PCIe 4.0 masih belum digunakan secara besar-besaran, organisasi PCI-SIG telah lama membangunkan PCIe 5.0 yang lebih pantas, kadar isyarat telah meningkat dua kali ganda daripada 16GT/s semasa kepada 32GT/s, lebar jalur boleh mencapai 128GB/ s, dan spesifikasi versi 0.9/1.0 telah selesai.Versi v0.7 teks standard PCIe 6.0 telah dihantar kepada ahli, dan pembangunan standard berada di landasan yang betul.Kadar pin PCIe 6.0 telah dinaikkan kepada 64 GT/s, iaitu 8 kali ganda berbanding PCIe 3.0, dan lebar jalur dalam saluran x16 boleh lebih besar daripada 256GB/s.Dalam erti kata lain, kelajuan semasa PCIe 3.0 x8 memerlukan hanya satu saluran PCIe 6.0 untuk dicapai.Setakat v0.7 berkenaan, PCIe 6.0 telah mencapai kebanyakan ciri yang diumumkan pada asalnya, tetapi penggunaan kuasa masih bertambah baikd, dan piawaian itu baru memperkenalkan gear konfigurasi kuasa L0p.Sudah tentu, selepas pengumuman pada 2021, PCIe 6.0 boleh didapati secara komersial pada 2023 atau 2024 paling awal.Sebagai contoh, PCIe 5.0 telah diluluskan pada 2019, dan baru sekarang terdapat kes permohonan

Berbanding dengan spesifikasi standard sebelumnya, spesifikasi PCIe 4.0 datang agak lewat.Spesifikasi PCIe 3.0 telah diperkenalkan pada tahun 2010, 7 tahun selepas pengenalan PCIe 4.0, jadi jangka hayat spesifikasi PCIe 4.0 mungkin singkat.Khususnya, sesetengah vendor telah mula mereka bentuk peranti lapisan fizikal PCIe 5.0 PHY.

Organisasi PCI-SIG menjangkakan kedua-dua piawaian itu wujud bersama untuk beberapa lama, dan PCIe 5.0 digunakan terutamanya untuk peranti berprestasi tinggi dengan keperluan pemprosesan yang lebih tinggi, seperti GPU untuk AI, peranti rangkaian dan sebagainya, yang bermaksud bahawa PCIe 5.0 adalah lebih berkemungkinan muncul dalam pusat data, rangkaian dan persekitaran HPC.Peranti dengan keperluan lebar jalur yang kurang, seperti desktop, boleh menggunakan PCIe 4.0.

Untuk PCIe 5.0, kadar isyarat telah ditingkatkan daripada 16GT/s PCIe 4.0 kepada 32GT/s, masih menggunakan pengekodan 128/130, dan lebar jalur x16 telah ditingkatkan daripada 64GB/s kepada 128GB/s.

Selain menggandakan lebar jalur, PCIe 5.0 membawa perubahan lain, mengubah reka bentuk elektrik untuk meningkatkan integriti isyarat, keserasian ke belakang dengan PCIe, dan banyak lagi.Selain itu, PCIe 5.0 telah direka bentuk dengan piawaian baharu yang mengurangkan kependaman dan pengecilan isyarat pada jarak jauh.

Organisasi PCI-SIG menjangka untuk melengkapkan versi 1.0 spesifikasi pada Q1 tahun ini, tetapi mereka boleh membangunkan piawaian, tetapi mereka tidak dapat mengawal apabila peranti terminal diperkenalkan ke pasaran, dan dijangkakan bahawa PCIe 5.0 yang pertama peranti akan debut tahun ini, dan lebih banyak produk akan muncul pada tahun 2020. Walau bagaimanapun, keperluan untuk kelajuan yang lebih tinggi mendorong badan standard untuk mentakrifkan generasi seterusnya PCI Express.Matlamat PCIe 5.0 adalah untuk meningkatkan kelajuan standard dalam masa yang sesingkat mungkin.Oleh itu, PCIe 5.0 direka bentuk untuk meningkatkan kelajuan kepada standard PCIe 4.0 tanpa sebarang ciri baharu yang penting.

Contohnya, PCIe 5.0 tidak menyokong isyarat PAM 4 dan hanya termasuk ciri baharu yang diperlukan untuk membolehkan standard PCIe menyokong 32 GT/s dalam masa yang sesingkat mungkin.

Cabaran perkakasan

Cabaran utama dalam menyediakan produk untuk menyokong PCI Express 5.0 akan berkaitan dengan panjang saluran.Lebih cepat kadar isyarat, lebih tinggi frekuensi pembawa isyarat yang dihantar melalui papan PC.Dua jenis kerosakan fizikal mengehadkan sejauh mana jurutera boleh menyebarkan isyarat PCIe:

· 1. Pengecilan saluran

· 2. Pantulan yang berlaku dalam saluran akibat ketakselanjaran galangan dalam pin, penyambung, lubang tembus dan struktur lain.

Spesifikasi PCIe 5.0 menggunakan saluran dengan pengecilan -36dB pada 16 GHz.Frekuensi 16 GHz mewakili frekuensi Nyquist untuk isyarat digital 32 GT/s.Sebagai contoh, apabila isyarat PCIe5.0 bermula, ia mungkin mempunyai voltan puncak ke puncak biasa sebanyak 800 mV.Walau bagaimanapun, selepas melalui saluran -36dB yang disyorkan, sebarang persamaan dengan mata terbuka hilang.Hanya dengan menggunakan penyamaan berasaskan pemancar (de-accentuating) dan penyamaan penerima (gabungan CTLE dan DFE) isyarat PCIe5.0 boleh melalui saluran sistem dan ditafsirkan dengan tepat oleh penerima.Ketinggian mata minimum yang dijangkakan bagi isyarat PCIe 5.0 ialah 10mV(pasca penyamaan).Walaupun dengan penghantar jitter rendah yang hampir sempurna, pengecilan saluran yang ketara mengurangkan amplitud isyarat ke tahap di mana sebarang jenis kerosakan isyarat lain yang disebabkan oleh pantulan dan crosstalk boleh ditutup untuk memulihkan mata.